用于FPGA上带电粒子跟踪的图神经网络确定欧洲核子研究中心大型强子对撞机对撞中的带电粒子轨迹是一个重要但具有挑战性的问题，特别是在LHC未来的高亮度阶段预期的高交互密度

用于FPGA上带电粒子跟踪的图神经网络确定欧洲核子研究中心大型强子对撞机对撞中的带电粒子轨迹是一个重要但具有挑战性的问题，特别是在LHC未来的高亮度阶段预期的高交互密度条件下。图形神经网络是一种几何深度学习算法，通过将跟踪器数据嵌入图形--节点代表命中率，而边缘代表可能的跟踪段--并将边缘分类为真实或虚假的跟踪段，已经成功地应用于这项任务。

在本文中，我们介绍了一个自动翻译工作流程，它被集成到一个名为$texttt{hls4ml}$的工具中，用于将GNNs转换为现场可编程门阵列的固件。我们使用这个翻译工具在FPGA上实现带电粒子跟踪的GNNs，这些GNNs使用TrackMLchallenge数据集进行训练，设计目标是不同的图形大小、任务复杂度和延迟/吞吐量要求。

有赋值符号<就可以了，这个符号是延迟一个时钟的。而是不延迟的。moduledelay(clk,o);localparamT10;//T是你的一个时钟周期inputclk,in;outputout;always@(posedgeclk)begin#T;//在这里延时out2、如何用FPGA实现10ms的延时

打拍啊，比如你时钟频率是1KHz，那么一个时钟周期就是1ms啊，那么打10拍就好啦^_^下面这个代码就是对a打两拍得到a_temp2always@(posedgeclk)begina_temp13、FPGA中延迟单元如何延迟,即如何构造或使用延迟单元,如何组成延迟链。谢...

这个要看你具体FPGA的型号了。一般80ns工艺的FPGA单位门延时在50ps量级，所以如果要达到几个ps的延迟恐怕比较困难，如果延迟较小的话，直接用寄存器打几下就行了，资源浪费不多，而且对于改善时序有些许帮助；如果需要延迟得多，那就得用计数器了，以计数器作为触发条件，当满足条件时再将数据传递过去。