在pads里连的好好的，转到allegro里就似连非连了。在设计过程中需要用到pads转到allegro，有一部分网络走线看似是走线正常，但是显示了飞线，这样的话就需要重新改动，数量
在pads里连的好好的，转到allegro里就似连非连了。在设计过程中需要用到pads转到allegro，有一部分网络走线看似是走线正常，但是显示了飞线，这样的话就需要重新改动，数量多的话再去挨个的连就点浪费时间了，allegro中有个菜单可以使用，在tools/deriveconnect...选项中勾选convertlinestoconnectlines.完了后再看pcb是不是连上了呢，如果还有没连的，补一下吧。
1、allegro画面左右移动怎样修改成功右键拖动或shift+滚轮?习惯了就好了，其实按中键拖动很方便的，只是刚开始的时候不是很习惯时间长了就好了。buttonwheel_uproamy$roamIncbuttonwheel_downroamy$roamIncbuttonSwheel_uproamx$roamIncbuttonSwheel_downroamx$roamIncbuttonCwheel_upzoomin$buttonfactorbuttonCwheel_downzoomout$buttonfactor。
晚上有相关代码？我把关键的发上来buttonwheel_uproamy$roamIncbuttonwheel_downroamy$roamIncbuttonCwheel_upzoomin$buttonfactorbuttonCwheel_downzoomout$buttonfactor。
2、allegro16.6怎么导出已有的DDR走线选择csv。1、选择allegro16.6Setup中Constrains的Electrical。2、选择Net中的TotalEtchLength，选中要分析的网络变为黑色底，点击Analyze生成长度报告。3、点击，WorksheetFile，选择csv即可导出已有的DDR走线。
3、allegro怎么设置差分走线点选LOGIC工具栏，然后选择ASSIGNDIFFERENTIALPAIR，然后回到PCB界面，选择你想要设置的差分对（一对一对的点击），然后在DIFFPAIRINFORMATION那里就会显示两条线的NET名，如果名称无误就选择ADD，然后再选择EDIT工具栏，选择PROERTIES，选择你所ADD的所有可以设置成为一个属性的差分对，(Find里面选择NET)然后选择Diffp_Primary_Gap填入一对平行对之间的距离，再选择Diffp_Min_Space选择一对平行线之间的最小间距（在BGA里面通常用的上），点APPLY就OK了。
