什么是高阻态，高阻态和电路中的高低电平有什么关系？电路中的高阻抗状态和高低电平有什么关系？什么是三态(高阻态和漂移)？这种三态与电路的应用有关，应根据需要进行设计

什么是高阻态，高阻态和电路中的高低电平有什么关系？电路中的高阻抗状态和高低电平有什么关系？什么是三态(高阻态和漂移)？这种三态与电路的应用有关，应根据需要进行设计。高阻态是输出电压，低阻态是输出电流，处于漂移状态的电路是有问题的和不可用的。

AND逻辑，即两路输出(含两路以上)可以直接互连实现AND的逻辑功能。在总线传输等实际应用中，需要并联多个门电路的输出端，但TTL门电路的输出端不能直接并联，否则这些门电路的输出管之间会因低阻抗而形成较大的短路电流(浪涌电流)，从而烧坏器件。在硬件上，可以用集电极开路门(OC门)或三态门(TS门)来实现。要实现线与带OC门，同时要在输出端口加一个上拉电阻。

高阻态相当于隔离态(高阻相当于开路)。高阻抗状态是数字电路中的常用术语，指的是电路的一种输出状态，不高也不低。如果高阻抗状态输入到下一个电路，对下一个电路没有影响，就像没有连接一样。如果用万用表测，可能高也可能低，看后面接的是什么。

高阻抗的作用就是你不会影响到别人，这一点在总线通信中尤为重要。你就在楼上！对了，高阻态是指用万用表测量时IO口的电阻为无穷大(当然这是为了便于理解而举的例子！)。P0端口有三种状态:高阻、高电平和低电平。因为p0用于数据总线和地址总线，所以它必须有三种状态。不使用时，p0端口应为高阻状态，以免干扰总线上的其他信号。

circuit中高阻态和高低电平有什么关系？一般用于数字电路的三态输出。即输出有三种状态，即高电平、低电平和高阻态。电路中存在控制端子的逻辑电平。当控制逻辑允许输出时，输出根据输入状态为高或低。当控制逻辑不允许输出处于高阻态时，输出关闭。输出点与高电平和低电平之间存在高阻态。它在计算电量

输入阻抗可以理解为放大电路信号输入端的电阻。用于信号接收的电路一般为电压源信号输入，输入阻抗越大，输入端负载越小，信号驱动能力越强，电路的灵敏度也就越强。在感应线圈系统中，由于材料和工艺的原因，不可避免地存在干扰信号。一些参数(如分布电容、金属体的影响等。)都难以严格论证其影响力，只能定性分析。通过引进德莱塞公司的测井工具，

还有低阻状态。这种三态与电路的应用有关。它被设计成它需要的任何东西。高阻态是输出电压，低阻态是输出电流，漂移态电路有问题，不能用。一个是高电平，一个是低电平，第三个是高电阻，也就是开路或者悬空。三态通常指三极管的三种状态:导通、饱和、关断。这是高电阻。这是数字接口的性能表现。您可以使用程序来设置界面的工作状态。

否则，需要设置为低电平。第二，接受外部数据，需要根据器件本身接受信号的上升沿还是下降沿进行相应的设置。第三，在某个时刻，根据任务要求，这个接口既不接受数据，也不输出数据，所以需要设置为高阻状态，不管外部和内部的信号数据如何变化。这个界面相当于失败，也叫浮动状态。

低阻状态并不是指电压无限接近0，而是指引脚在电路内部连接到0V电平或高电平。其实低阻态这个词很少说，一般只说低电平或者高电平。高阻抗状态是不能用示波器测量的，因为电路上的一条迹线至少连接了两个端点，也就是两个芯片管脚，一个输入一个输出。如果输出为高阻抗，电平通常取决于输入。有些芯片输入引脚其实是有默认电平的，此时示波器看到的是默认电平；

与电路的导通状态有关。推挽输出实际上应该是把图中的电阻换成一个开关(即场效应晶体管)，当上开关导通，下开关关断时输出高电平；当上开关关断，下开关导通时，输出低电平；两者都关断时为高阻状态，此时可以输入信号，当然是不允许两者同时连接的，所以叫推拉，也就是同时最多只能有一个作品。