如果取消最小间距，铜覆层将连接所有焊盘。可以设置覆铜模式，比较快的方法是双击元件的pcb封装，然后在LOCKPRIMITIVES前面打勾，再双击无网络的焊盘，把焊盘的网络改成你的

如果取消最小间距，铜覆层将连接所有焊盘。可以设置覆铜模式，比较快的方法是双击元件的pcb封装，然后在LOCKPRIMITIVES前面打勾，再双击无网络的焊盘，把焊盘的网络改成你的覆铜网络，比如GND，但是注意不要在你再次更新原理图到PCB的时候自动把焊盘改回来，1.正片:本身不覆铜，即铜线位于布线处，一般用于上下的布线区域；负片:默认覆铜，走线处为分割线，即生成一层负片后，整层已经覆铜，需要做的是分铜，然后设置分铜包网，一般用于内电层(VCC和GND层)；正片通过覆铜也能满足内电层的要求，但负片生成时已经覆铜，所以不需要人工覆铜，节省布线时间(尤其是内电层需要架设多个网络时)，所以内电层一般选择负片。

正片就是你看到铜皮的地方，嘉宝也是。您看到的是文件可能更大。负片是有图形的地方，但是做出来就是镂空的。文件会小很多，所以，比如一大块地，你看起来也不方便，尤其是文件小。没有电属性的通孔一般做轮廓，旁边画一圈ROUTEKEEPOUT。1.正片:本身不覆铜，即铜线位于布线处，一般用于上下的布线区域；底片:默认覆铜，走线处为分割线，即生成一张底片后，整层已经覆铜。需要做的是分铜，然后设置分铜包网，一般用于内电层(VCC和GND层)；正片通过覆铜也能满足内电层的要求，但负片生成时已经覆铜，所以不需要人工覆铜，节省布线时间(尤其是内电层需要架设多个网络时)，所以内电层一般选择负片。

(1)在PCB环境中，在Design > Rules > Plane中单击PolygonConnectstyle，修改规则PolygonConnect，将Connectstyle更改为所需的样式。(2)如果PolygonConnectstyle下没有规则，右键newrule创建一个新规则，点击新规则修改名称框中的内容，修改规则的名称。默认为PolygonConnect_1，然后修改ConnectStyle。

镀铜的意义是降低地线的阻抗，提高抗干扰能力；降低电压降，提高功率效率；还有就是和地线连接，减少回路面积。在铜覆层中有几个问题需要处理。一种是异地单点连接，用0欧姆电阻或磁珠或电感连接；第二种是晶体振荡器附近的铜包层。电路中的晶体振荡器是一个高频发射器。方法是在晶振周围镀铜，然后将晶振外壳单独接地。

这样做。只需在“规则”中设置“清除”即可。“Design Rules Electrical clearence，右键单击clearence和newrules，将其修改为polygon，并将minimumclearence修改为30mil(这是铜皮和布线之间的距离)。在“wherethefirstobjectmatches”中选择“advanced(query)”，在“fullquery”中输入“inpolygon”。

更改规则:design _ rule _Clearance，设置最小间距为0.1mm(Protel 99中是不勾选Clearance的选项)。楼上的方法有问题。如果取消最小间距，铜覆层将连接所有焊盘。不同的网络不能连接，否则会报错。如果你想用覆铜连接无网焊盘，你必须先把无网焊盘改成GND网络。比较快的方法是双击元件的pcb封装，然后在LOCKPRIMITIVES前面打勾，再双击无网络的焊盘，把焊盘的网络改成你的覆铜网络，比如GND，但是注意不要在你再次更新原理图到PCB的时候自动把焊盘改回来。

铺铜的时候就有了设定。然后，在你选择了顶层或者底层之后，你也选择了联网，你可以选择GND。可以设置覆铜模式，双击铜覆层(或铜覆层)，选择PourOverSame进行添加:这是一个没有网络的PCB。覆铜时，关闭间距规则检测:Design_Rules_Routing中的第一项，只需取消选中Clearance前面的框即可。